PATENT ABSTRACTS OF JAPAN

(11)Publication numb r:

2001-093287

(43)Dat of publication of application: 06.04.2001

(51)Int.CI.

G11C 16/02

(21)Application number: 11-270873

(71)Applicant : SONY CORP

(22)Date of filing:

24.09.1999


(72)Inventor: MIYASHITA MASARU

(54) NONVOLATILE SEMICONDUCTOR MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To realize a nonvolatile semiconductor m mory in which threshold voltage after erasion can be controlled highly accurately by predicting an erasion characteristic based on a write-in characteristic, and performing memory erasion conforming to erasion conditions set in accordance with the above.

SOLUTION: An erasion characteristic predicting means predicts an erasion characteristic in accordance with correlation between a writ –in characteristic previously obtained and an erasion characteristic based on a write–in characteristic of a memory cell, and stores obtained erasion characteristic information in a storage m ans. At the time of erasion operation, erasion conditions, for example, the number of times of applying erasing pulse until reaching the prescribed threshold voltage is set by an erasion means in accordance with stored erasion characteristic information, as erasion operation is performed conforming the above, threshold voltage of a memory cell after erasion can be controlled to near the previously set erasion target value, threshold voltage of a memory cell after erasion can be controlled highly accurately without performing erasion verifying.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of r jection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

114十一年的十二年次の街田

٠,٠

(19][発行国]日本国特許广(JP) (12][公報種別]公開特許公報(A) (11)[公開番号]特開2001-93287(P2001-93287A)

(43)[公開日]平成13年4月6日(2001. 4. 6)

[54]【発明の名称】不揮発性半導体記憶装置 [51]【国際特許分類第7版】

G11C 16/02

Ξ

612 E G11C 17/00

(審査請求]未請求 (請求項の数]19

[出願形態]OL [全頁数]12

(21)[出願番号]特願平11-270873

(22)【出願日】平成11年9月24日(1999. 9. 24)

(71)[出願人]

[識別番号]000002185

[氏名又は名称]ソニー株式会社 [住所又は居所]東京都品川区北品川6丁目7番35号

(72)[発明者]

氏名]宮下 勝

(住所又は居所)東京都品川区北品川6丁目7番35号 ソニー株式会社内 [14][代理人]

識別番号】100094053

【氏名又は名称】佐藤 隆久

-マコード(参先)】

58025

[Fターム(参考)]

5B025 AA03 AB01 AC01 AD03 AD04 AD08 AE08

(57)[要約]

【課題】 審き込み特性に基づき消去特性を予測し、それに応じて設定した消去条件に従ってメモリ消去を行い、消去後のしきい値電圧を高精度に制御できる不揮発性半導体記憶装置を実現す

「解決手段」 消去特性推定手段はメモリセルの書き込み特性に基づき、例えば、予め取得した書き込み特性と消去特性との相関関係に応じて消去特性を推定し、得られた消去特性情報を記憶手段や記憶する。 消去動作のとき、消去手段によって、配億した消去特性情報に応じて消去条件、例えば、所定のしきい値電圧に達するまでの消去パルスの印加回数を設定し、それに従って消去動作を行うので、消去後のメモリセルのしきい値電圧を予め設定した消去目標値の近傍に制 **御することができ、消去ベリファイを行うことなく消去後のメモリセルのしきい値電圧を高精度|** るずる。 http://www6.ipdl.jpo.go.jp/Tokujitu/tjitement.ipdl?N0000=20&N0400=text%2Fhtml&N0... 02/07/22

し、しきい値電圧を少なくとも2つの異なるレベルに設定し、当該しきい値電圧に応じた情報を記 応じて、上記メモリセルの消去特性を推定する消去特性推定手段と、上記消去特性推定手段によ 上記消去特性情報に応じて、上記メモリセルの消去条件を決定し、当該消去条件に従って上記メ **慎するメモリセルを有する不揮発性半導体記憶装置であって、上記メモリセルの き込み特性に** って推定した消去特性情報を記憶する特性記憶手段と、消去時に上記特性記憶手段に記憶した 、請求項1】書き込み及び消去により、電荷蓄積層であるフローティングゲートの蓄積電荷量を制 モリセルに対して消去動作を行う消去手段とを有する不揮発性半導体配億装置。

[請求項2]上記書き込み動作のとき、上記メモリセルのチャネル形成領域を基準電圧に保持し、制御ゲートに所定の振幅を持つ書き込みパルスを印加し、上記フローティングゲートに電荷を注入する書き込み手段を有する請求項1記載の不揮発性半導体記憶装置。

【請求項3】上記消去特性推定手段は、上記メモリセルのしきい値電圧を所定の書き込み目標値 に達するまで、上記メモリセルの制御ゲートに印加される上記書き込みパルスの回数を、上記書き込み特性として入力する請求項2記載の不揮発性半導体記憶装置。

【請求項4】上記消去手段は、上記メモリセルの制御ゲートを基準電位に保持し、上記メモリセルのチャネル形成領域に所定の振幅を持つ消去パルスを印加し、上記フローティングゲートから電 荷を引き抜く請求項1記載の不揮発性半導体記憶装置。

【請求項5】上記消去特性推定手段は、上記メモリセルのしきい値電圧が所定の消去目標値に達 するまで、上記メモリセルのチャネル形成領域に印加される上記消去パルスの回数を、上記消去

いて、各メモリセル行に配置されている複数のメモリセルの制御ゲートがそれぞれ複数のワード総 に接続され、書き込み及び消去によって、各メモリセルのフローティングゲートの蓄積電荷量を制 御し、しきい値電圧を少なくとも2つの異なるレベルに設定し、当散しきい値電圧に応じた情報を各 メモリセルに記憶する不揮発性半導体配億装置であって、上記メモリセルの書き込み特性に応じ て、上記メモリセルの消去特性を推定する消去特性推定手段と、上記消去特性推定手段によって 推定した消去特性情報を記憶する特性記憶手段と、消去時に上記特性記憶手段に記憶した上記 消去特性情報に応じて、上記メモリセルの消去条件を決定し、当該消去条件に従って上記メモリ セルに対して消去動作を行う消去手段とを有する不堪発性半導体記憶装置。 に基づき、上記メモリセルの消去特性を推定する請求項1記載の不揮発性半導体記憶装置。 [請求項7]複数のメモリセルを直列接続してなるメモリストリングが複数配置され、各メモリストリングがそれぞれ選択トランジスタを介してピット線及びソース線に接続されたメモリセルアレイにお 条件として決定する請求項4記載の不揮発性半導体記憶装置。 [請求項6]上記消去特性推定手段は、上記メモリセルの審き込み特性と消去特性との相関関係

上記書き込み電圧と上記基準電圧の間に設定されているパス電圧を印加するワード線駆動回路 [請求項8]上記複数のワード線から何れか一つを選択ワード線として選択し、当該選択ワード線 と、上記ピット線に書き込みデータに応じた電圧を印加するピット線駆動回路とを有する請求項7記載の不揮発性半導体記憶装置。 に書き込み電圧を振幅とする書き込みパルスを印加し、上記選択ワード線に隣接するワード線 基準電圧を印加し、上記選択ワード線及びそれに隣接するワード線以外のすべてのワード線|

【請求項9】上記消去特性推定手段は、上記メモリセルのしきい値電圧を所定の書き込み目標値 に達するまで、上記メモリセルの制御ゲートに印加される上記書き込みパルスの回数を、上記者 き込み特性として入力する請求項8記載の不揮発性半導体記憶装置。

【静求項10】上記消去手段は、上記メモリセルの制御ゲートを基準電位に保持し、上記メモリセルのチャネル形成領域に所定の振幅を持つ消去パルスを印加し、上記フローティングゲートから電 荷を引き抜く請求項7記載の不揮発性半導体記憶装置。

【静求項11】上記消去手段は、上記メモリセルのしきい値電圧が所定の消去目標値に達するまで、上記メモリセルのチャネル形成領域に印加される上記消去パルスの回数を、上記消去条件と して決定する請求項10記載の不揮発性半導体記憶装置。

、請求項13】上記消去特性推定手段は、上記各ワード級ごとに上記消去特性を推定する請求項 (請求項12]上記消去特性推定手段は、上記メモリセルの客き込み特性と消去特性との相関関 係に基づき、上記メモリセルの消去特性を推定する請求項7記載の不揮発性半導体配位装置 7記載の不揮発性半導体記憶装置。

求項14]上記特性記憶手段は、上記各ワーF線ごとに推定した上記消去特性情報を記憶す 5請求項13記載の不揮発性半導体記憶装置 【請求項15】上配消去手段は、複数のワード総に接続されているメモリセルからなるメモリブロック 消去単位として、各消去単位ごとに一括して消去を行う請求項7記載の不揮発性半導体記憶装置。 置。 【請求項16】上記消去特性推定手段は、上記メモリブロックごとに上記消去特性を推定する請求 項15記載の不揮発性半導体記憶装置。 【請求項17】上記特性記憶手段は、上記メモリセルブロックごとに推定した上記消去特性情報を 記憶する請求項18】上記消去特性推定手段は、メモリチップごとに上記消去特性を推定する請求項15 記載の不揮発性半導体記憶装置。 【請求項18】上記消去特性推定手段は、メモリチップごとに上記消去特性を推定する請求項15 記載の不揮発性半導体記憶装置。 【請求項19】上記特性記憶等とは、シェリチップごとに推定した上記消去特性情報を記憶する請求項19】上記特性記憶等と

-:

許価な説明

٠:

発明の詳細な説明】

【発明の属する技術分野】本発明は、不揮発性半導体記憶装置、特に電荷蓄積層であるフローティングゲートを有するフローティングゲート型メモリセルを記憶素子に備え、それぞれのメモリセルの客き込み特性に基づいて推定した消去条件でメモリセルに対して消去を行う不揮発性半導体 記憶装置に関するものである。

ゲート型メモリセルを記憶素子とするNAND型不揮発性メモリがある。NAND型不揮発性メモリで は、複数のメモリセルを直列接続してなるメモリストリングを基板上に多数配置してメモリセルアレ イを形成するため、高密度化、大容量化に適しており、さらにそれぞれのメモリセルのフローティン グゲートに注入した電荷量を制御することによって、メモリセルのしきい値電圧を複数の異なるレ ペルに設定できる、いわゆる多値メモリを実現できる。このような多値メモリ装置において、一つの メモリセルに複数ピットのデータを記憶でき、メモリセル数を増加せずに大容量化を実現できる特 **従来の技術】書き込みデータをほぼ半永久的に保持できる不揮発性メモリとして、フローティング** 徴が注目され、近年、NAND型不揮発性メモリに関する研究が盛んに行われている。

ッション型トランジスタのように負のレベルに保持される。書き込みによって、書き込みデータに応じてそれぞれのメモリセルの制御ゲートに接続されているワード線電圧が設定されるので、書き込みデータに応じて各メモリセルのしきい値電圧が制御される。このため、読み出しにおいて選択メモリセルの制御ゲートに接続されているワード線の電圧を段階的に変化させながら、選択メモリセルを流れる読み出し電流を検出することで、そのしきい値電圧を判断できるので、選択メモリセル 一トの蓄積電荷が基板側に引き抜かれ、メモリセルのしきい値電圧が低いレベル、例えば、デプレ 圧、例えば、OVに保持し、メモリストリングの両端に接続されているピット線及びソース線をともにフローティング状態にし、そして基板に正の高電圧(以下、これを消去電圧という)を印加することによって、それぞれのメモリセルにおいて、ゲート絶縁膜を隔ててフローティングゲートからチャネル形成領域に向かって高電界が発生し、フローティングゲートにある電荷(電子)がゲート総縁膜を通過してチャネル形成領域に放出するFNトンネリング現象が発生するので、フローティングゲ (0003]フローティングゲート型の不揮発性メモリセルにおいて、消去時に制御ゲートを低い電 の記憶データを読み出すことができる。

[0004]NAND型不揮発性メモリの一つの特徴は、複数メモリセルの一括消去である。即ち、消去動作は、メモリセルアレイ単位、或いは複数のメモリセルを含むメモリブロック単位で一括して行 われる。このため、NAND型不揮発性メモリは通常NAND型フラッシュメモリ(Flash memory)と呼 ばれている。

せ、そして書き込みによってしきい値電圧を0V以上にし、それをデータ"0"に対応させる従来の2値不揮発性メモリでは、データ"1"と"0"にそれぞれ対応するしきい値電圧の分布の間に十分のマージンが取れ、かつ負型のしきい値電圧分布は書き込みまたは読み出し動作に特に影響を与 (0005]消去によってしきい値電圧を0V以下の負レベルにし、それを例えばデータ"1"に対応さ えないので、消去動作時にしきい値電圧のベリファイ(Verify)を行わず、基板側に消去電圧の振

幅を持つバルス信号を十分に印加して消去を行う。 [0006]多値メモリの場合、審き込みの高速化のため、ビット線に審き込みデータに応じた複数の 電圧を印加して、複数のメモリセルに対して同時に多値データの書き込みを行う。また、多値メモ リの場合、一つのメモリセルに配億データに応じて複数のしきい値電圧分布を設定するため、各し きい値電圧の分布範囲の間にのマージンが2値メモリより狭くなり、審き込み時のディスターブに よる誤動作を防止する対策が必要である。これを実現する技術として、特開平8-279297号公 段に開示されたローカルセルフブーストがある

ogm を印加し、選択ワード線に隣接するワード線に第1のパス電圧Vosssiを印加し、選択 /pass2 を印加す 線に隣接するワード線に接続されているメモリセルを非導通状態に保持されるので、選択メモリセ いにおいて、そのソース、ドレイン及びチャネル形成領域それぞれの電圧が容量結合によって局 る。第1のパス電圧Vpass1は、第2のパス電圧Vpass2より低く設定することによって、選択ワード 部的昇圧される。これによって、選択メモリセルの制御ゲートとチャネル形成領域の電圧差がFN (0007]ローカルセルフプースト方法を用いて書き込みを行う場合、選択ワード線に高い書き込 ワード線とその隣接するワード線以外の他のすべてのワード線に第2のパス電圧V

トンネリングが発生するのに必要な電圧差以下に抑制されるので、しきい値電圧の変動を効果的 に防止できる。

【発明が解決しようとする課題】ところで、多値NAND型フラッシュメモリにおいて、ローカルセルフプーストを用いて、並列書き込みを行う場合、その動作が以下の制限を受ける。まず、消去セルのしきい値電圧の上限を決める必要があり、そして、ディスターブ耐性向上のために、消去メモリセルのしきい値電圧の下限を決定する必要がある。即ち、消去メモリセルのしきい値電圧の下限を決定する必要がある。即ち、消去メモリセルのしきい値電圧が下級を決定する必要がある。即ち、消去メモリセルのしきい値電圧が予め決められている電圧範囲内に分布するように制御する必要がある。
[0009]これらを実現するために、消去時に消去パルスを印加した後ベリファイを行い、メモリセルのしきい値電圧が目標値に達しているか否かを判断する必要がある。ベリファイは、例えば、書き込みベリファイに使用しているリファレンス電流発生回路を用いて行うが、このリファレス、名電流

は、読み出しにおいて誤動作を引き起こすAGLの影響をなくすために、通常、1mA以下程度に設定している。しかし、並列書き込みを実現するために、必要な消去しきい値電圧を得るには、リファレンス電流を2.8mA程度に設定する必要がある。このため、従来のNAND型フラッシュメモリで は、書き込みベリファイと消去ベリファイの判定電流に大きな開きがあり、消去ベリファイを正しく 行うためには、消去ベリファイを改善する必要がある。

性を予測し、それに応じて設定した消去条件により消去を行い、消去時のメモリセルのしきい値電 圧を高精度に制御できる不揮発性半導体記憶装置を提供することにある。 [0010]本発明は、かかる事情に鑑みてなされたものであり、その目的は、メモリセルの消去特 (0011)

「課題を解決するための手段」上記目的を達成するため、本発明の不揮発性半導体記憶装置は、 書き込み及び消去により、電荷蓄積層であるフローティングゲートの蓄積電荷量を制御し、しきい 値電圧を少なくとも2つの異なるレベルに設定し、当該しきい値電圧に応じた情報を記憶するメモ リセルを有する不揮発性半導体記憶装置であって、上記メモリセルの書き込み特性に応じて、上 記メモリセルの消去特性を推定する消去特性推定手段と、上記消去特性推定手段によって推定 した消去特性情報を記憶する特性記憶手段と、消去時に上記特性記憶手段に記憶した上記消去 特性情報に応じて、上記メモリセルの消去条件を決定し、当該消去条件に従って上記消去 に対して消去動作を行う消去手段とを有する。

モリセル行に配置されている複数のメモリセルの制御ゲートがそれぞれ複数のワード線に接続され、審き込み及び消去によって、各メモリセルのフローティングゲートの審積電荷量を制御し、しきい値電圧を少なくとも2つの異なるレベルに設定し、当該しきい値電圧に応じた情報を各メモリセルに記憶する不揮発性半導体記憶装置であって、上記メモリセルの審き込み特性に応じて、上記 [0012]また、本発明の不揮発性半導体記憶装置は、例えば、NAND型不揮発性メモリであり、複数のメモリセルを直列接続してなるメモリストリングが複数配置され、各メモリストリングがそれぞれ選択トランジスタを介してビット線及びソース線に接続されたメモリセルアレイにおいて、各メ メモリセルの消去特性を推定する消去特性推定手段と、上記消去特性推定手段によって推定した消去特性情報を記憶する特性記憶手段と、消去時に上記特性記憶手段に記憶した上記消去 特性情報に応じて、上記メモリセルの消去条件を決定し、当該消去条件に従って上記メモリセル に対して消去動作を行う消去手段とを有する。

[0013]また、本発明では、好適には、上記複数のワード総から何れか一つを選択ワード線として選択し、当該選択ワード線に書き込み電圧を振幅とする書き込みパルスを印加し、上記選択ワード線に隣接するワード線に基準電圧を印加し、上記選択ワード線及びそれに隣接するワード線以外のすべてのワード線に上記書き込み電圧と上記基準電圧の間に設定されているパス電圧を印加するワード線駆動回路と、上記ピット線に書き込みデータに応じた電圧を印加するピット線駆 動回路とを有する。

[0014]また、本発明では、好適には、上記消去特性推定手段は、上記メモリセルのしきい値電圧を所定の書き込み目標値に達するまで、上記メモリセルの制御ゲートに印加される上記 き込

みパルスの回数を、上記書き込み特性として入力する。 [0015]また、本発明では、好適には、上記消去手段は、上記メモリセルの制御ゲートを基準電位に保持し、上記メモリセルのチャネル形成領域に所定の振幅を持つ消去パルスを印加し、上記フローティングゲートから電荷を引き抜く。当該消去手段は、上記メモリセルのしきい値電圧が所 定の消去目標値に達するまで、上記メモリセルのチャネル形成領域に印加される上記消去パル

スの回数を、上記消去条件として決定する。

http://www6.ipdl.jpo.go.jp/Tokujitu/tjitement.ipdl

、0016】また、本発明では、好適には、上記消去特性推定手段は、上記メモリセルの書き込み特

•:

性と消去特性との相関関係に基づき、上記メモリセルの消去特性を推定する。 [0017]さらに、本発明では、好適には、上記消去特性推定手段による消去特性の権定は、ワード線ごとに、消去単位であるメモリブロックごとに、またはメモリチップごとに行われる。これに応じて、上記特性記憶手段は、ワード線ごとに、メモリブロックごとに、またはメモリチップごとに上記推定に消去特性情報を記憶する。

することができる。即ち、本発明の不揮発性半導体記憶装置において、消去動作のとき消去ベリファイの代わりに、書き込み特性から推定して消去特性に基づいて設定した消去条件に従ってメ モリ消去を行うことで、消去後のメモリセルのしきい値電圧を高精度に制御できる。 0019

ク図である。図示のように、本実施形態の不揮発性半導体記憶装置はメモリセルアレイ10、カラムデコーダ&センスアンプ&データラッチ20、ロウデコーダ30、コントロール回路40、昇圧回路5 、発明の実施の形態】図1は本発明に係る不揮発性半導体記憶装置の一実施形態を示すプロッ

 ○、消去特性性定回路ら及び特性記憶回留70によって構成されている。
 「0020]メモリセルアレイ10は、行列状に配置されている複数の不揮発性メモリセルによって構成されている。
 ここで、各メモリセルは、例えば、電荷蓄積層とするフローティングゲートを持つフローティングゲート型メモリセルであり、同一行に配置されている各メモリセルの制御ゲートが待じりード線に接続され、ワード線によって、メモリセルが行ごとに選択される。また、同一別に配置されている各メモリセルは同じビット線によって、キョウェルが行ごとに選択される。また、同一別に配置されている各メモリセルは同じビット線によって書き込みデータが供給され、さらに同じビット線から記憶データが誘み出される。各ワード線がロウデコーダ30に接続され、各ビット線がカラムデューダ に接続されている。

[0021]カラムデコーダは、入力されるカラムアドレスに応じて、一本または複数本のピット線を選択する。読み出しのとき、選択ピット線をセンスアンブに接続し、センスアンブによって、選択ピット線に接続されている選択メモリセルの記憶データを読み出し、書き込みのとき、選択ピット線をデータラッチに接続されている選択メモリセルの記憶データを読み出し、書き込みのとき、選択ピット線をデータラッチに接続し、データラッチによってラッチされた書き込みデータに応じて、選択ピット線の電 圧を設定し、選択メモリセルに書き込みデータを格納する。

択する。 書き込み、 読み出しまたは消去動作のとき選択ワード線にそれぞれ所定の電圧を印加す [0022]センスアンプは、読み出し及びペリファイのときに動作し、選択だット線の電位を検出し、検出した電位に応じて選択メモリセルの記憶データを読み出す。データラッチは、書き込みのとき動作し、書き込みデータを保持し、それに応じて選択だット線を所定の電位に設定する。 [0023]ロウデコーダ30は、入力されるロウアドレスに応じて一本または複数本のワード線を選

[0024]コントロール回路40は、外部から入力される制御信号に応じて、メモリ装置の各部分回

路の動作を制御し、装置全体の書き込み、読み出し及び消去動作を制御する。 [0025]昇圧回路50は、制御回路40の制御に従って電源電圧から必要な高電圧を発生し、ロウデコーダ30または他の部分回路に供給する。書き込み、読み出し及び消去動作のとき、昇圧回路50は、それぞれ異なる電圧を発生し、選択ワード線または基板に供給する。 [0026]なお、上述した各構成部分は、従来の不揮発性半導体記憶装置のそれぞれの部分回路とほぼ同じ構成及び機能を有する。このため、本発明では、公知技術によって構成できる部分回路については特に詳細な説明を省略する。

リセルの書き込み時の特性データを入力し、それに応じてメモリセルの消去特性を推定する。ここで、書き込み特性データは、例えば、書き込み動作においてメモリセルのしきい値電圧が所定の目標値に達するまでの書き込みパルスの印加する回数Nなどをいう。不揮発性メモリ、特性NAND型のフラッシュメモリにおいて、書き込み及び消去は、ともにFNトンネリング電流によってメモリ 以下、これらについてそれぞれ説明する。消去特性推定回路60は、コントロール回路40からメモ [0027]消去特性推定回路60と特性記憶回路70は、本発明によって提案した構成部分である。 セルのフローティングゲートに対して電荷の注入若しくは電荷の引き抜きによって行われる。即

ち、審き込み及び消去は、同じゲート総縁膜に対して高電圧を印加することによって当該ゲート酸 化膜を通過するFNトンネリング電流を発生させることによって実現できる。このため、書き込み特 性と消去特性には一定の関連性が存在する。本発明は、この書き込みと消去特性の関連性に注 目して、書き込み特性には一定の関連性が存在する。本発明は、この書き込みと消去特性の関連性に注 目して、書き込み特性には一定の関連性が存在する。本発明は、この書き込みと消去特性の関連性に注 日人で、書き込み特性に応じて消去特性を推定し、それに基づき消去時印加する消去がルスの電 正振幅、消去がルスの印加回数などの消去条件などを推定し、当該推定条件位って消去動作を 行うので、消去後のベリファイ動作の代わりに、消去後のメモリセルのしきい値電圧を保証する。 [0028]具体的に、消去特性を推定する。なお、審き込み特性データは、例えば、製品検査時に行わ れる書き込みにおいて、コントロール回路40によって取得される。そして、推定した消去特性に応 じて、消去条件を設定し、コントロール回路40に当数消去条件を提供するので、コントロール回路 40は、消去条件に従って、消去動作にかかわるそれぞれの部分回路に動作指示を出力し、それ に従ってそれぞれの部分回路が動作し、消去動作が実行される。 [0029]特性記憶回路70は、メモリセルの書き込み特性または消去特性を示す特性データが入力される。 なお、書き込み特性データを記憶し、必要なとき消去特性推定回路60に提供する。なお、書き込み特性データの代わりに、例えば、消去特性推定回路60によば接供す もない。 4位と示す消去データを記憶することもできる。この場合、例えば、き込み動作時に消去特性 推定回路60から推定結果に応じて消去特性データが出力され、特性記憶回路70によって配度 れる。そして、消去動作を行うとすできる。この場合、例えば、き込み動作時に消去特性 本に回路60から推定結果に応じて消去特性データが出力され、特性記憶回路70によって記憶される。 もたが、データが読み出され、

22, MC23, MC₂₄, ···, MC₁₅₁ , MC₁₅₂ , MC₁₅₃ , MC₁₅₄ , MC₁₆₁ , MC₁₆₂ , MC₁₆₃ , MC₁₆₄ I^C は、行列状に配置されている16行×4列のメモリセルMC₁₁、MC₁₂、MC₁₃、MC₁₄、MC₂₁、MC よって構成されている。

[0032]メモリセルアレイ10において、各列に16個のメモリセルが直列接続されて、メモリストリングが構成されている。それぞれのメモリストリングの一端がピット級倒選択トランジスタST₁₁. S 択トランジスタGT₁₁, GT₁₂, GT₁₃, GT₁₄を介して共通のソース線CSLに接続されている。ピット線 側選択トランジスタST11~ST14のゲートが選択信号線DSGに接続され、ソース線側選択トランジ 共通のソース線CSLは、例えば、基板上に形成されているpウェル領域に形成され、ワード線WL1~WL16は、それぞれ金属配線層に形成されている。 ルの制御ゲートがそれぞれワード線WL1, WL2, …, WL15, WL16に接続されている。ここで、 T₂, ST₁₃, ST₁₄を介して、ビット線BL1, BL2, BL3, BL4に接続され、他端がソース選択側選 スタGT₁₁~GT₁₄のゲートが選択信号線SSGに接続されている。各行に配置されているメモリセ

[0033]ワード線WL1~WL16及び選択信号線DSG, SSGは、それぞれロウデコーダ30に接続され、書き込み、読み出しまたは消去時に、ロウデコーダ30によって、これらのワード線及び信号線にそれぞれ所定の電圧信号が印加される。ビット線BL1~BL4は、選択ゲートを介してセン スアンプまたはデータラッチ回路に接続される。選択ゲートは、カラムデコーダによってオン/オフ

が色色される。

こ分布するように制御される。ここで、例えば、消去動作によってメモリセルのしきい値電圧V_いが [0034]図3は、本実施形態のメモリセルのしきい値電圧の分布例を示している。図示のように、メモリセルのしきい値電圧は記憶データDataO~Data7に対応して、それぞれ8つの異なる領域 DV以下の負の領域に分布するように制御される。しきい値電圧V_{th}がこの領域に分布する場合、 メモリセルの記憶データを"Data7"とする。

(0035]書き込み動作によって、書き込みデータに応じて、メモリセルのしきい値電圧V_いがそれ

http://www6.ipdl.jpo.go.jp/Tokujitu/tjitement.ipdl

ぞれ異なる分布領域に設定される。例えば、書き込みデータが"Data0"の場合、<u>図3</u>に示すよう に、メモリセルのしきい値電圧Vonが電圧Voo以上の分布領域に設定される。

٠:

いるデータが誘み出される。読み出し動作において、例えば、選択ワード線に印加される読み出し電圧をスキャンして、それぞれの読み出し電圧が印加したとき、センスアンプによって選択メモリセルを流れる読み出し電流を検出し、それに応じて選択メモリセルの記憶データを判断する。例えば、選択ワード線に電圧V。を印加したとき、センスアンプによって読み出し電流が検出されず、電ば、選択ワード線に電圧V。を印加したとき、センスアンプによって読み出し電流が検出されず、電 きい値電圧 $V_{\rm th}$ は、電圧 $V_{
m g3}$ と館 ${
m E}V_{
m g2}$ との間に分布していることがわかり、その記憶データは、 ${
m Da}$ 。。を印加したとき、センスアンプによって読み出し電流が検出された場合、選択メモリセルのし (0036]読み出しのとき、それぞれのメモリセルのしきい値電圧v_いに応じて、それに記憶されて

ta3と判断できる。
[0037]以下、図4を参照しつつ、本実施形態の不揮発性半導体配億装置におけるデータの読み出し、消去及び書き込み動作についてさらに詳細に説明する。図4において、例えば、ワード線WL6を選択ワード線として、それに接続されている選択メモリセルに対して、読み出し、消去及び書き込み動作時それぞれの動作条件を示している。
[0038]まず、読み出しのとき、例えば、ブリチャージ回路(図示せず)によって、ピット線BL1~BL4が1.5∨程度のブリチャージ電圧に設定される。ログデコーダ30によって、ピット線BL1~BL4が1.5∨程度のブリチャージ電圧に設定される。ログデコーダ30によって、選択信号線DSG、

通ソース線CSLがOVに保持され、pウェル(Pwell)もOVに保持される。 【0039】選択ワード線WL6には、OVから6Vまで複数段階に分けられた読み出し電圧が順次印 SSGにそれぞれ6Vの電圧が印加されるので、ビット線側選択トランジスタST11~ST14及びソー ス線側選択トランジスタGT11~GT14がすべてオンする。さらに、選択ワード線WL6を除く他のワ ード線には、6Vの電圧が印加される。ここで、メモリセルのしきい値電圧V_{th}がもっとも高い場合、 例えば、<u>図3</u>に示すデータ"DataO"に対応するしきい値電圧V_{th}が5Vとすると、ワード線に6Vの 電圧が印加されると、それに接続されているすべてのメモリセルがオンする。読み出しのとき、共

い値電圧Vnより低い場合、選択メモリセルがオフし、読み出し電流が流れないので、ビット線電圧 れるので、読み出し電流が流れ、ビット線電位は低下し、プリチャージ電圧より低くなる。このため、 読み出しのとき、ビット線に接続されているセンスアンプによって、ビット線電位を検出することにより選択メモリセルの記憶データを読み出すことができる。 順にそれぞれ印加される。選択ワード線WL6に印加される読み出し電圧が選択メモリセルのしき より高い場合、選択メモリセルがオンし、ビット線から共通のソース線CSLに電流の経路が形成さ はほぼプリデャージ電圧のままになる。一方、読み出し電圧が選択メモリセルのしきい値電圧Vth 加される。例えば、図3に示すように、選択ワード線WLGにOVの電圧から、Vg5、Vg4・・・・、Vg0の

(0040]次に、消去動作について説明する。図3に示すように、消去動作時に、ピット線BL1~B L4がフローティング状態に保持され、さらに選択信号DSG、SSG及び共通のソース線CSLもフローティング状態に保持される。すべてのワード線WL1~WL16がOVに保持され、pウェルに、

例えば、20V程度の消去電圧が印加される。

ソース、ドレインがフローティング状態にあり、チャネル形成領域が高い消去電圧でバイアスされるので、FNトンネリング電流によって、フローティングゲートからチャネル形成領域に向かって電 子が流れ、メモリセルのしきい値電圧Vonが低下し、例えば、図3に示すように"Data7"に対応す 、0041】このようなバイアス条件において、各メモリセルにおいて、制御ゲートが0Vに保持され、 る分布領域に設定される。

[0042]なお、本実施形態において、消去特性推定回路60によって推定された消去特性に応じて消去時の動作条件が制御される。例えば、ここで、消去動作時にpウェルにパルス状の消去電圧が印加されるとする。 推定された消去特性に応じて、パルス信号の振幅、パルス幅及びパルス の印加回数などがそれぞれ設定されるので、消去動作後、メモリセルのしきい値電圧Vuがある ー定の分布範囲内に収束する。即ち、本実施形態において、消去後のベリファイが行われず、 の代わりに消去動作の条件がすべて推定された消去特性に基づいて正確に制御されるので、 法後のメモリセルのしきい値電圧V_{th}がある一定の分布範囲内に制御することができる。

方式に基づき、選択メモリセルに対して書き込みが行われる。図4に示すように、 書き込みのとき、 [0043]次に、書き込み動作について説明する。本実施形態において、ローカルセルフプースト

ピット線BL1~BL4に審き込みデータに応じた電圧が印加される。例えば、 き込みデータが消去後のしきい値電圧に対応するデータ(図3では、"Data7"である)と同じ場合、メモリセルのしきい値電圧を変化させる必要がなく、かつ書き込みディスターブによるしきい値電圧の変化を防止することが要来される。この場合、当該メモリセルに接続されているビット総を非選択ビット線として、それに電源電圧Vocに相当する電圧が印加される。一方、非選択ビット線以外のビット線にそれ ぞれの書き込みデータに応じて0~1.4Vの電圧が印加される。

~WL4、WL8~WL16にプログラム電圧Vpgm の半分程度のパス電圧Vpass、例えば、10V前後 SGにOVの電圧が印加されるので、ピット線側選択トランジスタST,1~ST,がオンし、ソース稳倒 選択トランジスタGT₁₁~GT₁₄がオフする。さらに、選択ワード線WL6に、例えば18V程度の高電 ワード線WL6の両側のワード線WL5, WL7にOVの電圧が印加され、それ以外のワード線WL1 [0044]ロウデューダ30によって、選択信号線DSGに電源電圧 V_{GC} が印加され、選択信号線S 圧(以下プログラム電圧Vpgm という)が印加され、選択ワード線に隣接するワーF線、この場合、

[0045]以下、図4及び図5を参照しながら、ローカルセルフプースト方式における。き込み動作についてさらに詳細に説明する。図5、一列のメモリセルを示している。以下、説明の便宜上当該メモリセル列に接続されているビット線をBLIとし(は自然数)、ビット線側選択トランジスタをST、 ソース線側選択トランジスタをGTi、メモリセルをMC_{II},MC_Zp,・・・,MC_{Gi},・・・,MC₁₅₁,MC₁₆₁ とす る。ここで、メモリセルMC_{fi}が選択メモリセルである。

の電圧が印加される。なお、書き込み時に共通のソース線CSL及びpウェルがともにOVに保持さ

がオンする。選択信号線SSGにOVの電圧が印加されるので、ソース線側選択トランジスタGTIが れる。さらに、選択信号線DSGに電源電圧 $V_{\rm CC}$ が印加されるので、ピット線側選択トランジスタST (0046]図5に示すように、選択ワード線WL6にプログラム電圧V。。 が印加され、それに隣接す るワード線WL5, WL7にOVの電圧が印加され、それ以外のワード線にパス電圧V_{pass}が印加さ

は、例えば、10V程度である。選択メモリセルMCgに消去状態のしきい値電圧分布に対応するデ 一夕、例えば、 $\underline{\mathbf{0}}$ 3に示すデータ" \mathbf{D} ata7"を保持させる場合、ピット線 \mathbf{B} Liに電源電圧 $\mathbf{V}_{\mathbf{C}\mathbf{C}}$ が印加 (0047)また、<u>図4</u>によると、選択ワード線WL6に印加されるプログラムVgm は、例えば、18V 程度であり、選択ワード線及びそれの隣接ワード線以外のワード線に印加されるパス電圧V データに応じて、例えば、0~1.4Vの間に設定された書き込み電圧V_{BL}が印加される。 され、一方、選択メモリセルMC₆にデータ"Data7"を書き込み場合に、ピット線BLiに、

[0048]書き込みは、選択ワード線WL6に隣接するワード線WL5, WL7にOVの電圧を印加し、 他のワード線WL1~WL4, WL8~WL16にパス電圧Vpassを印加したあと、選択ワード線WL6 にプログラム電圧V。gan を印加する手順で行われる。 書き込みの間に、ビット線BLIには、書き込 みデータに応じた書き込み電圧V_{BL}が印加される。

スタSTiのソースが(V_{CC}ーV_{th1})に保持される。ここで、V_{th1} は選択トランジスタSTiのしきい値電 とも $(V_{CC}-V_{th1})$ に保持される。そして、選択ワード線WL6にプログラム電圧 V_{pern} が印加された とき、選択メモリセルMC₆における容量結合(カップリング)によって、当該選択メモリセルMC₆₁の め、パス電圧V_{pass}がワード線WL1~WL4に印加されたとき、メモリセルMC₅₁のドレインが少なく 合、ビット線BLiに書き込み電圧 V_BL として、電源電圧 V_GC が印加される。このため、選択トランジ ドレイン、ソース及びチャネル形成領域が高い電圧に昇圧されるので、選択メモリセルMC₆₀の両 圧である。制御ゲートにパス電圧Vpassが印加されるメモリセルMC11~MC4がオンする。このた 【0049】上述したように、選択メモリセルMC,のしきい値電圧を消去状態のままに保持する場 側に接続されている隣接メモリセルMC₅, MC₇₁がすべてオフする。

(0050]選択メモリセルMC₆の両側のメモリセルMC₅, MC₇がオフしたとき、容量カップリングに

http://www6.ipdl.jpo.go.jp/Tokujitu/tjitement.ipdl

ベーベ の/2

• :

通常の容量カップリングより高い電圧に昇圧され、制御ゲートとチャネル形成領域間の電圧差がF Nトンネリングが発生しにくい低いレベルに保持されるので、当該選択メモリセルMC。のしきい値 よる昇圧(セルフブースト)が選択メモリセルMC₆₁のみにおいて行われる、いわゆるローカルセル フブーストが起きる。このため、選択メモリセルMC₆₁のドレイン、ソース及びチャネル形成領域が 電圧の変動を防止できる。

書き込みベリファイによって書き込み対象となる選択メモリセルのしきい値電圧が目標値に選しているか否かを判定する。選択メモリセルのしきい値電圧が目標値に達するまで、書き込みパルスが繰り返し選択ワード線に印加される。なお、書き込みベリファイにおいて、例えば、選択ワード線に目標のしきい値電圧値に基づいたベリファイ電圧を印加したとき、選択メモリセルを流れる電流を検出し、検出した電流と基準電流(リファレンス電流)とを比較することによって、選択メモリセルのしきい値電圧が目標値に達したか否かを判断する。 印加されたときでも当該メモリセルMC_{SI}がオンする。このため、ビット線BLIに印加される書き込み [0052]書き込み時に、選択ワード線にパルス信号であるプログラム電圧Vom を印加し、その後 電圧V_{BL}が選択トランジスタSTI及びメモリセルMC₁₁~MC₅₁を介して、選択メモリセルMC₆₁のチャ 値電圧と異なるレベルに設定する場合、上述したように、ピット線BLIには、書き込みデータに応じて0~1. 4Vの間に設定された書き込み電圧V_{BL}が印加される。この場合、選択トランジスタSTI が印加されたとき、当該選択メモリセルMC₆₁の制御ゲートとチャネル形成領域間の電圧差に応じ 及びメモリセルMC₁₁~MC₄₁がオンし、さらに、選択メモリセルMC₆₁に隣接するメモリセルMC₅₁の しきい値電圧が消去状態のしきい値電圧、即ち、OV以下とすると、ワード線WL5にOVの電圧が ネル形成領域に伝達される。これによって、選択メモリセルMC₆₁のチャネル電圧がピット線BLlこ [0051]次に、選択メモリセルMC₆₁のしきい値電圧を書き込みデータに応じて、消去後のしきい 印加される客き込み電圧V_{BL}に応じて設定されるので、選択ワード線WL6にプログラム電圧V て、FNトンネリングによってそのしきい値電圧が審き込みデータに応じたレベルに制御される。

[0053]上述したように、ローカルセルフブースト方式によって書き込みを行うとき、選択メモリセルのしきい値電圧を書き込みデータに応じて正しく制御するために、消去状態にあるメモリセルの するために、消去動作時に消去ペリファイが行われ、メモリセルのしきい値電圧がその上限値以下になっているか否かを確認しながら、消去動作が繰り返される。消去ベリファイは、書き込みペリファイで使用しているリファレンス電流で行うことができるが、通常、消去ベリファイにおけるメモリセル電流と大きく異なるため、消去ベリファイは十リセル電流と大きく異なるため、消去ベリファイは十 されたメモリセルのしきい値電圧V_{th}には上限値がある。通常、このしきい値電圧の上限値を保証 Lきい値電圧V_{th}がある一定のレベル以下に設定する必要がある。即ち、消去動作によって設定 分な精度が得られない。

流には大きな開きがある。即ち、読み出しベリファイのリファレンス電流によって、消去ベリファイの 示のように、消去状態の目標しきい値電圧V_{th}を、例えば、一1.5Vとすると、それに応じた消去べ (0054)図6は、消去ベリファイ電流と書き込みベリファイ電流を比較するためのグラフである。図 リファイの判定電流が2.8μΑである。これに対して、書き込みベリファイは、例えば、しきい値電圧V_{th}が-0.8Vに対応したリファレンス電流、例えば、1μΑで判定するので、これら判定基準電 精度を十分に保証できない。

れている書き込みにおいて取得した書き込み特性より、メモリセルの消去特性を推定し、推定した消去特性に基づいて消去条件を設定し、それに従って消去動作を行うことによって、消去後のメモ (0055]そこで、本発明では、消去ベリファイの代わりに、書き込み、例えば製品検査段階に行わ リセルのしきい値電圧Vuを所定の目標値に設定する。

SPP(Incremental Step Pulse Programing)法を用いた書き込みの動作例をシミュレーションによって得られた結果を示しているものである。ISPP法では、審き込み時に選択ワード線に書き込みパルスを複数回にわたっていかする。書き込み回数の増加に伴って書き込みパルスの電圧レベルを変化させ、例えば、徐々に高く設定していく。ISPP法によって、書き込みの高速化を実現できる利点があり、現在不揮発性メモリの書き込みに広く利用されている方法である。 [0056]図7は、番き込み特性に基づく消去特性の推定方法を示すグラフである。なお、図7は、

電圧初期値をV_{to} とすると、あるメモリセルがN1回のパルス印加によってしきい値電圧が き込 [0057]<u>図7</u>に示すように、メモリセルのパラツキによって、そのしきい値電圧V_{th}を所定の書き込 み目標値V_{ttw} に達するまでの印加パルスの回数が異なる。例えば、書き込み開始時のしきい値 み目標値V_{th}w に達する。他のメモリセルがそれぞれN2回及びN3回のパルス印加によってしき い値電圧が目標値V_{thW} に達する。

圧を変化させて実現できるので、春き込みと消去の動作条件には強い相関関係がある。即ち、あるメモリセルに対して、春き込み時に審き込みパルスの印加回数NIに基づき、同じメモリセルに対して消去を行う場合、消去後のしきい値電圧をある基準値に達するために必要な消去パルスの印 (0058]メモリセルの消去及び書き込みは、ともにFNトンネリングによる電子の移動でしきい値電 加回数は、一意に求まる。

(10059]このため、本独切では、例えば、図1に示す消去特性推定回路60によって、メモリセルの書き込み特性に基づき、その消去特性を推定する。具体的に、例えば、予め求めた き込みと消去動作の相関関係を消去特性推定回路60に入力して、消去特性推定回路60は、 き込み動作時に取得した書き込み特性、例えば、書き込みパルスの印加回数により、予め入力した相関関係に基づき消去特性、例えば、書き込みパルスの印加回数を推定する。当該推定の結果を図1に示す特性記憶回路70に記憶し、消去動作時にこの記憶データに基づき制御回路40は消去条件を設定し、消去動作を実行する。これによって、消去後のメモリセルのしきい値電圧をほぼ予定した目標範囲内に分布するように制御される。

る。推定された消去パルス印加回数が特性配億回路701こ配億され、消去時に配億データに応じて消去条件が設定されるので、図7(b)に示すように、パラツキによって特性のそれぞれ異なるメモリセルに対して、推定した消去回数で消去パルスを印加した後、それぞれのしきい値電圧Vuが 目標の分布範囲、例えば、消去上限値と消去下限値の間に、消去目標値V_{he} の近傍に分布する [0060]例えば、 $\underline{07}(b)$ に示すように、音き込みパルスの印加回数N1に対応して、消去特性推定回路601は、消去パルスの印加回数N1、の推定結果が得られる。同様に、 き込みパルスの印加回数N2及びN3それぞれに対して、消去パルスの印加回数N2、2012、がそれぞれ推定され

ように쓀御される。

「10061]上述した図フでは、ISPP法による審き込みをシミュレーションした結果を示しているが、本参明は、書き込み方法としてISPP法に限らず、例えば、即加電圧を一定のままにして、パルス本発明は、書き込み方法としてISPP法に限らず、例えば、即加電圧を一定のままにして、パルスを印加する時間を制御する方法でも消去特性の推定が、即になる。 を印加する時間を制御する方法でも消去特性の推定は、上述した書き込みと消去の相関性に基づく推定方式以外に、例えば、FNトン・リング特性を反映する数式に基づいて、書き込み特性に基づく推定方式以外に、例えば、FNトン・リング特性を反映する数式に基づいて、書き込み特性に基立が指示をでして、書き込み特性に基づき消去特性を元にデータペースを作成し、当該データペースを参照して、消去特性推定回路6014不揮発性メモリセルがほぼ同一の特性を有する。このため、本発明では、消去特性推定回路6014不揮発性メモリセルの消去単に毎に、例えば、メモリブロック毎に書き込み特性に基づき消去特性を推定し、推定結果に応じた消去特性ディータを特性記憶回路701によって保持する。消去動作時に、特性記憶回路701に記憶した消去特性ディークに基づき、消去条件が設定される。即ち、ブロック毎に一括消去を行うフラッシュメモリにおいて、同一の消去単位においてすべてのメモリセルが同じ消去条件によって消去される。なお、本発明はこれに限定するものではなく、例えば、同一チップ上のすべてのメモリセルが同じ特性を有きました。 しきい値電圧の精度を改善するため、消去単位である例えばメモリセルブロックを複数のグループに細分化して、各グループ毎に消去特性を推定し、消去条件を設定することもできる。これによって、特性記憶回路70の記憶容量が増加するが、消去後のしきい値電圧を高精度に制御でき

[0064]特性記憶回路70は、不揮発性メモリを用いて構成することができるが、他の記憶手段、例えば、ヒューズなどの素子で構成することもできる。この場合、製品検査のとき書き込み特性に応じて消去特性を推定し、得られた消去特性データに応じて、例えば、レーザビームなどによるヒューズの切断を行い、ヒューズの切断状態に応じて消去特性データが記憶される。

http://www6.ipdl.jpo.go.jp/Tokujitu/tjitemcnt.ipdl

٠:


02/01/22

かの対応関係を有するならば、他の不揮発性メモリ、例えば、NOR型、AND型などの不揮発性メモリにも適用できる。それぞれの不揮発性メモリにおいて、例えば、予めメモリセルの書き込み特性と消去特性との相関関係を取得すれば、書き込み特性に基づいて消去特性及び消去条件を一意的に推定できる。そして、消去ペリファイの代わりに取得した消去条件に従ってメモリ消去を行うことによって、消去後のメモリセルのしきい値電圧を高精度に制御できる。


【発明の効果】以上説明したように、本発明の不揮発性半導体記憶装置によれば、メモリセルの書き込み特性から消去特性を推定し、消去時に推定した消去特性に基づき消去特性を推定し、それに応じて消去条件が設定されるので、消去ペリファイの代わりに設定された消去条件によって消去後のメモリセルのしきい値電圧を目標範囲内に設定でき、消去しきい値電圧を高精度に制御でき、書き込みディスターブの影響を抑制でき、高信頼性の多値メモリを実現できる利点がある。

図の説明

02/01/22



【図3】




【図4】


NAND型 Flash Memory の動作条件

	読み出し	消去	書き込み
BL1~4	~1.5V	Floating	0~1.4V, V∞
DSG	~ev	Floating	Vcc
SSG	~6V	Floating	0 V
WL1~4	~6V	ov	~10V
WL5	~6V	ov	0 V
WL6	0~6V ℃scan	ov	~18V
WL7	~6V	ov	07
WL8~16	~6V	ov	~10V
CSL	ov	Floating	ov
Pwell	ov	~20V	0V

※WL6上のセルを選択した例

【図5】





【図7】

